Tranzistory | TSMC

TSMC za měsíc rozjede 3nm výrobu čipů. Na ni si brousí zuby Apple

Podle listu Commercial Times by již v září měla v továrnách TSMC odstartovat sériová výroba 3nm čipů. Firma tak stihne slibovaný termín, kterým měla být druhá polovina roku 2022. Otázkou zůstává, jestli se tchajwanské společnosti také podařilo zvýšit výtěžnost. Na jaře se spekulovalo o tom, že u testovacích čipů vznikalo více zmetků, než bylo cílem. Manažeři TSMC ale zprávu dementovali.

Kvůli vyšší komplexnosti se ale vývoj pokročilé litografie zcela jistě zpomalil. V nedávné minulosti totiž TSMC startovalo sériovou výrobu na nových procesech na přelomu jara a léta, takže bylo na podzim dostatek křemíku pro nové iPhony. Apple má přednostní přístup k novým procesům a je také největším zákazníkem TSMC. Na příjmech této firmy se podílí z 26 %, druhé AMD pak z 10 %.

Nové iPhony 14 tak poběží na čipech Apple A16 vyráběné 4nm procesem, který oproti 5nm zvyšuje hustotu tranzistorů o 6 % při zachování spotřeby i výkonu. První 3nm čipy by Apple podle všeho měl využít až koncem roku u výkonnějších Maců s procesory M2 Pro a Max. Proces TSMC N3 slibuje oproti N5 až o 70% vyšší denzitu a o 15 % vyšší takty, případně o 30 % nižší spotřebu.

Proces Denzita Výkon Spotřeba Sériová výroba
N7 (DUV) +70 % oproti 16FF+ +30 % oproti 16FF+ −60 % oproti 16FF+ Q2 2018
N7P (DUV) jako N7 +7 % oproti N7 −10 % oproti N7 ? 2019
N7+ (EUV) +17 % oproti N7 +10 % oproti N7 −15 % oproti N7 Q2 2019
N6 +18 % oproti N7 jako N7 jako N7 Q1 2020
N5 +80 % oproti N7 +15 % oproti N7 −30 % oproti N7 Q2 2020
N5P jako N5 +7 % oproti N5 −10 % oproti N5 ? 2021
N4 +6 % oproti N5 jako N5 jako N5 ? 2022
N4P +6 % oproti N5 + 11 % oproti N5 −22 % oproti N5 ? 2023
N4X ? + 15 % oproti N5 ? ? 2023
N3 +70 % oproti N5 +15 % oproti N5 −30 % oproti N5 H2 2022
N3E +60 % oproti N5 +18 % oproti N5 −34 % oproti N5 Q2 2023
N3P ? ? ? ? 2024
N3S ? ? ? ? 2024
N3X ? ? ? ? 2024
N2 ? +15 % oproti N3E −30 % oproti N3E ? 2025

TSMC chystá hned pět variant 3nm výroby, které se budou lišit parametry tak, aby si zákazníci mohli vybrat, jestli jim jde o výkon, spotřebu nebo co nejmenší čipy. Firma dokonce představila novou technologii FinFlex, která umožní na jednom waferu kombinovat bloky různých parametrů. To se bude hodit třeba u APU od AMD, kde část s procesorem využije co nejvyšší takty, zatímco grafice pomůže spíš větší počet tranzistorů.

via Tom's Hardware

Diskuze (2) Další článek: Konec na ISS a vlastní řešení na polární dráze. Jak může vypadat ruská orbitální stanice ROSS?

Témata článku: , , , , , , , , , , , , , , , ,