Také TSMC už jsou nanometry příliš velké. U čipů začne používat jinou jednotku

Největší výrobce polovodičů na světě přiblížil plány pro příští dva roky. TSMC chystá hned několik litografických procesů. Uvede ty extrémně pokročilé, vyladí současnou špičku a optimalizuje ty starší a levnější technologie.

V průběhu příštího roku začne ve velkém vyrábět pomocí 4nm technologie označené jako N4C. Ta je evolucí N4P, což je vylepšená N4, která vychází z N5. V iteracích TSMC je už poměrně složité se vyznat…

N4C má stejné energetické a výkonnostní vlastnosti jako N4P, ale jeho výroba má být o 8,5 % levnější. Část jde za vyšší denzitou (počtu tranzistorů na mm²), část za dalšími optimalizacemi. N4C se nebudou používat u špičkových čipů, ale těch levnějších dostupných ve střední třídě a níž.

Highendové čipy v té době budou využívat druhou generaci 3nm procesu nazvaného N3P. Tu první (N3) prakticky celou vykoupil Apple, který si na ní nechá vyrábět čip M3 pro Macy a A17 pro iPhony.

Zcela nové tranzistory

TSMC chce začátkem příštího roku rozjet rizikovou a ve druhé polovině roku pak i sériovou výrobu 2nm čipů. Proces nazvaný N2 slibuje o 15 % vyšší výkon při stejné spotřebě nebo o 30 % nižší spotřebu při stejném výkonu oproti současnosti. Zároveň o 15 % zvýší denzitu.

Výrobní stroje ale čeká velká výzva. TSMC po letech nasadí nový typ tranzistoru, který firma nazývá nanosheet nebo GAAFET (gate-all-around field-effect transistors) a který má opět snížit úniky proudu procházející kanály.

Zatímco u planárních tranzistorů se hradla dotýkala kanálů jen z jedné (vrchní strany), u FinFETů už zasahovala i do obou boků. Až u GAA ale hradla obklopí kanály ze všech čtyř stran. FinFETy skládaly kanály vedle sebe horizontálně, GAA je budou vrstvit nad sebou. Takové tranzistory se mohou zmenšit, takže se efektivněji využije plocha křemíkového waferu. Na GAA plánuje přejít celá polovodičová trojka, každá společnost ale tranzistory nazývá jinak (a jsou mezi nimi drobné rozdíly): GAAFET (TSMC), MBCFET (Samsung) a RibbonFET (Intel).

Na N2 mají v roce 2026 navázat N2X a N2P. Jejich vlastnosti ve vztahu k N2 zatím neznáme, ale písmena u TSMC mají určitou symboliku. X je zvláštní variantou původního procesu zaměřeného na výkon (co nejvyšší frekvence). P nebo E značí jsou tradiční nástupci vylepšují vlastnosti ve více směrech. C a S se zaměřují na zvyšování hustoty.

U N2P každopádně víme o jedné důležité novince, TSMC zde poprvé nasadí technologii backside power delivery. Ta oddělí signálové a napájecí cesty. Zatímco v současnosti vedou k tranzistorům z jedné strany, BPD zavede sendvičový design s tranzistorem uprostřed, signálem z jedné a napájením z druhé strany. To přinese vyšší výkon a nižší náklady, avšak teoreticky také problémy se spolehlivostí a vedením tepla.

V druhé polovině roku 2026 pak TSMC uvede i proces A16. Oproti N2P zvýší výkon o 7–10 %, případně o 15–20 % sníží spotřebu. Hustota tranzistorů bude o 8–10 % vyšší.

TSMC mimochodem podobně jako Intel začne procesy označovat písmenem A, které má symbolizovat jednotku Ångström rovnající se desetině nanometru. Pokroky ve výrobě už v příštích letech nebudou tak rychlé, a proto výrobci místo desetinných čísel (například 1,6 nm) upraví roky zavedené názvosloví. Éru nanometrů lidstvo otevřelo začátkem 90. let, kdy přišly první komerční čipy s menšími než mikrometrovými tranzistory.

Výrobní procesy TSMC