×V dnešní době máme osmijádrové procesory dokonce už i v chytrých mobilních telefonech, v oblasti desktopu už je osm jader k dispozici poměrně dlouho, přičemž u serverových procesorů už jsou dostupné procesory s desítkami jader.
I když se software postupně přizpůsobuje na to, aby využíval všechna dostupná jádra, s jejich vyšším počtem vzniká úzké hrdlo, které ovlivňuje celkový efektivní výkon čipu. Na to se ale zaměřili inženýři z univerzity v Severní Karolíně, kteří spolupracovali přímo s Intelem.
Současná architektura přestává stačit
Moderní vícejádrové procesory používají řadu technologií, které zajišťují spolupráci jader při zpracování úloh. Základem je pochopitelně sdílená paměť uvnitř čipu, která ale způsobuje problémy s koherencí a využitím cache, což má za následek velké ztráty při komunikaci.
Ukázka architektury procesorů Intel Skylake
Se zvětšujícím se počtem jader tento problém narůstá a samotný systém komunikace jader se tak dostává do mnohem důležitější role, než tomu bylo například u dvoujádrových čipů. Proto je nutné vše řešit novým způsobem. Inženýři si v tomto případě vzali příklad z posledních trendů softwarově definovaných sítí a virtualizace v rámci sítí.
Čip s ultrarychlou sítí uvnitř
Pro budoucí čipy tak inženýři vytvořili takzvaný „CAF“ (Communication Acceleration Framework), který se stará o optimalizaci komunikace mezi jednotlivými jádry a pamětí.
Nový systém CAF, který zahrnuje QMD pro řízení toku dat
Hlavní součástí je QMD (Queue Management Device, Network on Chip), který v rámci čipu dokáže jak na hardwarové, tak i softwarové úrovni řídit „provoz“ dat mezi jádry. Rozdíl v rychlosti komunikace mezi jednotlivými jádry je značný – dle měření je zrychlení mezi dvojnásobkem až dvanáctinásobkem, což by podle vyjádření jednoho z autorů mělo ve výsledku znamenat přibližně dvakrát rychlejší zpracování úloh.
Dopad zrychlení komunikace mezi jádry by měl být znát především v úlohách, které jsou náročné z pohledu množství dat – typicky například strojové učení a umělá inteligence.
Neomezený počet jader
Ať už se jedná o klasické procesorové nebo specializované čipy pro akceleraci konkrétní úlohy, u všech roste s časem objem dat ke zpracování natolik, že je nutné v jednom čipu do budoucna takřka neustále zvyšovat počet samotných jader.
Současných příkladů opravdu „vídejádrových“ čipů můžeme vidět mnoho – Adapteva, Tilera, různé prototypy a rovněž specializované „neuronové“ čipy, které řeší podobné problémy. Vzhledem k tomu, že už pomalu nastupuje doba trojrozměrných čipů, efektivní využití a rozdělení zpracování dat mezi jednotlivá jádra je klíčovou částí pro samotnou architekturu. Podobně jako u našeho mozku, který je rozdělen na několik částí a každá se obvykle specializuje na určitou oblast.
I v rámci malých rozměrů čipů, které budou mít brzy tranzistory o velikosti pod úrovní deseti nanometrů, je nutné řešit rychlost přenosu dat uvnitř čipu, který je z pohledu fyzikálních zákonů maximálně omezen rychlostí světla. Toto omezení nelze obejít a je tak nutné počítat s tím, že při použití velkého množství jader bude do budoucna nutné řešit i jejich vzdálenosti, aby komunikace a předávání informací bylo co nejefektivnější jak z pohledu rychlosti, tak třeba i spotřeby a rozložení teploty čipu.