Procesor 1 umí zároveň 2 sčítání, 2 násobení a 1 dělení a nejrychlejší pořadí instrukcí je 1+3+5, 2, 4 (t.j. instrukce 1 a 3 5 zároveň - celkem za 3 takty)
Procesor 2 umí jen 1 sčítání, 1 násobení nebo dělení a nejrychlejší pořadí je 1+3, 2, 4, 5 - 4 takty
Procesor 3 umí 2 sčítání, 1 násobení, 1 dělení, nejrychlejší je 1+3, 2+4, 5 - 3 takty
Navíc se čeká na dat z operační paměti pokud není v cache (a i z různých úrovní cache jsou data dostupná různě rychle) t.j. i na tom samém procesoru může být nejrychlejší pořadí různé podle toho co je a není v cache.
Osatně na principu přestěhovat toto rozhodnutí do překladače bylo postavené Itanium (ano Itanic je VLIW i když ho tak Intel nerad nazývá) a ono se ukázalo, že napsat dostatečně inteligentní překladač není vůbec jednoduché a druhak to dost omezuje v možnosti zrychlit procesor přidáním další ALU, ... .