Nehorázně mnoho, odhadem miliony, nehledě na to, že by to nemělo smysl.
Proč miliony? Protože by se to vyrábělo v malých množstvích, a tak by cenu kromě složitosti SRAM zvýšily ještě náklady z nedostatečného rozsahu.
A proč by to nemělo smysl? Protože L1 cache funguje stejně jako L2 cache prostě jako cache, totiž asociativně. Jinými slovy nepřistupuje se do ní adresováním, ale paralelně na několik míst se stejným koncem adresy najednou. Ve chvíli, kdy se na jednom z prohledávaných míst najde informace o tom, že začátek adresy souhlasí, přečte se ona řádka a pošle na výstup. Pokud se nenajde, vyšle se výjimka a procesor jde o úroveň dál, čili např. z L1 do L2, z L2 do L3, a z L3 do RAM. A alternativně pak ještě z RAM na disk, pravda...
Pokud by tahle superdrahá náhražka běžné RAM měla mít smysl, nesměla by obsahovat tu cachovací logiku, nesměla by být vícecestná, jak to dnešní cache bývají, a vůbec i ledacos jiného by muselo být jinak...